Ingénieur(e) en Vérification IP/SOC H/F

Mission

Prendre en charge la vérification d'IP/SOC digital. :

- RĂ©diger le "verification-plan"

- Implémenter l’environnement UVM

- DĂ©velopper des agents UVM

- DĂ©velopper des tests en langage C et en UVM

- Maintenir l’environnement de vérification (testbench, scripts, CI…)

- RĂ©aliser les simulations gates

- Rédiger des rapports de vérification

Profil

Ingénieur de formation ayant une première expérience en conception RTL ou vérification d’IP/SOC :

- Vous avez des connaissances en SystemVerilog Testbench (UVM est un plus),

- Vous connaissez des outils de simulation avec une approche debug,

- Vous avez des connaissances de base en design Verilog ou VHDL,

- Vous avez une bonne maîtrise en scripting (Python, Perl, …),

- Une connaissance dans les processeurs (ARM, RISC) est un plus.

Vous êtes apte à travailler dans un environnement technique pointu et dans les technologies avancées, vous appréhendez facilement des problèmes complexes et connaissez bien les étapes d'un flot de conception de circuits intégrés.

La capacité à travailler en équipe est indispensable, tout en faisant preuve d'une bonne autonomie dans les tâches au quotidien.

Vous possédez une méthode de travail rigoureuse ainsi qu'un bon esprit de synthèse et une prise d'initiatives afin de proposer des améliorations.

Lieu

Grenoble

Envoyer votre Candidature